做ICS是不是最好要學怎麼下晶片?
5月19日 22:31
乳提，
我在的實驗室雖然做數位電路設計但都不下晶片，所以我也不會layout也不會封裝測試和量測晶片，覺得很虛，有學長從公司回來說那些部分在公司都有人幫忙做，是真的嗎? 還是學長唬爛? 我實驗室已經好幾屆沒人下晶片了，學長的論文都是模擬的數據。這是趨勢嗎? 不希望之後去業界找工作沒有競爭力，
國立中央大學 電機工程學系
40
文章資訊
熱門留言
國立交通大學 電子研究所
事實上是很多數位的實驗室都沒在下晶片了 因為跑跑fpga的結果通常不會和下晶片差太多
加上學生也可以早點畢業
B25月19日
共 33 則留言
長庚大學
可能只有敝店的實驗室才需要靠下線來當作加分吧
畢業前下過兩三顆回來是基本
如您說的layout (APR)在業界的確是專門的人在做
前端大概就是切到合成這步驟而已（驗證什麼的另外算）
有沒有下線的差別比較多應該是在有沒有去實際規劃合成用的constrain 或者是說對於合成上的概念有多少（spec對應到參數數值設置之類的）以及後端各個步驟會影響的層面的什麼之類的而已
若您的模擬是在合成後利用各種tool去進行分析
那基本上有沒有下出去影響不大
雖然有時候模擬有過但晶片回來卻有問題是很常見的
