國立中央大學 電機工程學系

做ICS是不是最好要學怎麼下晶片?

5月19日 22:31
乳提, 我在的實驗室雖然做數位電路設計但都不下晶片,所以我也不會layout也不會封裝測試和量測晶片,覺得很虛,有學長從公司回來說那些部分在公司都有人幫忙做,是真的嗎? 還是學長唬爛? 我實驗室已經好幾屆沒人下晶片了,學長的論文都是模擬的數據。這是趨勢嗎? 不希望之後去業界找工作沒有競爭力,
40
留言 33
文章資訊
Logo
每天有 27 則貼文
共 33 則留言
國立中央大學 電機工程所
嗯哼
國立交通大學 電子研究所
事實上是很多數位的實驗室都沒在下晶片了 因為跑跑fpga的結果通常不會和下晶片差太多 加上學生也可以早點畢業
國立臺灣海洋大學 資訊工程研究所
現在很少下晶片了
長庚大學
可能只有敝店的實驗室才需要靠下線來當作加分吧 畢業前下過兩三顆回來是基本 如您說的layout (APR)在業界的確是專門的人在做 前端大概就是切到合成這步驟而已(驗證什麼的另外算) 有沒有下線的差別比較多應該是在有沒有去實際規劃合成用的constrain 或者是說對於合成上的概念有多少(spec對應到參數數值設置之類的)以及後端各個步驟會影響的層面的什麼之類的而已 若您的模擬是在合成後利用各種tool去進行分析 那基本上有沒有下出去影響不大 雖然有時候模擬有過但晶片回來卻有問題是很常見的
國立成功大學
沒差,現在晶片複雜分工很細,進去公司都還要重新受訓他們才敢用,準時畢業+台交電資碩比較重要。
國立中正大學 電機工程學系
類比才要下晶片吧?
國立臺灣科技大學
數位應該直接合成電路就好了吧 類比才需要下
國立清華大學
我做類比有下線經驗 朋友做數位的大部分沒下 有下的也來不及量測就畢業了 進去職場會再訓練 個人覺得有下線經驗只有在面試那關加分
國立中央大學
數位應該沒差吧
國立臺北科技大學
我們實驗室教授說要畢業一定要下線欸,他說沒下過線出去工作不能說做過晶片(他的意思是一定要跑過流程),我是數位的
國立臺灣科技大學
國立臺北科技大學
40nm 下線太貴了 阿用較差的製程數據不好看
逢甲大學
花那麼多錢跟時間下晶片結果回來是一顆石頭你覺得教授會怎麼想?
學生時代下不下晶片說實在就是履歷上能不能多寫一行,下過晶片的差異而已。下不下晶片跟錄不錄取基本上沒什麼關聯性,也不會因為兩個面試者一個有下,另一個只做到模擬完成就一定錄取有下晶片的。 業界分工很細,寫RTL的、synthesis 、P&R的、排pin pad的、lay板子的,通通都是不同人負責。這裡還沒算上一堆跑QA、signoff、驗證也通通都是不同人負責。 有整個下晶片的流程的概念是還不錯,但我覺得如果以主管的角度來說,面試的時候臨場反應跟對自己研究所專題內容掌握度以及專研細節程度可能更加重要,這就很看面試時的實力了。