文組也能學 半年就上班-晶片佈局工程師
2021年5月4日 08:55
圖文好讀版
早安 我是彼得先生
今天要聊聊 晶片佈局工程師
我將分為六項做說明~~
晶片佈局工程師是在全客製化開發流程的一環
主要完成電路佈局和製程規則檢測與電路布局比對(DRC&LVS)
大部分的時刻 是負責將類比晶片工程師的設計畫出來
變成實際電路的樣子
也就是畫出一顆顆電晶體 二極體 電阻 電容
然後把他們接起來
類比晶片工程師和晶片佈局工程師的關係
很像是 建築師與營造工人
想成為 IC layout 工程師 其實沒什麼學習門檻
甚至你是文學院背景 都可以學
學習的管道有很多
在大專院校裡學習這部分 就不多加贅述
這裡要說說學校以外的資源
首先是 自強基金會 這裡是他們的網站你可以時不時的關注
是否有開設 IC Layout 的訓練課程
通常要學習半年之久 學完好就業
再來是 中華大學也有開立訓練班
這裡特別提一下
簡氏國際設計有限公司其實就是自強基金會資深講師-簡榮貴老師
所開的公司啦
這個課程真的很完整很有規劃
可以得到很紮實的佈局與規劃能力
但其實課程也常常是開在自強基金會裡
以上提供三個資源 給大家報名上課
BTW 在YT搜尋IC Layout 或是 積體電路佈局 的開放式課程
也能得到一些基礎知識喔~~
老話一句 晶片設計的開發軟體
被兩大公司把持 C & S 
S公司的 layout 軟體叫做 Laker
C公司的 layout 軟體叫做 Virtuoso
兩者目前的最新版本 都已十分地好用彈性
有很智慧的功能輔助晶片佈局工程師工作
像是陣列功能和自動對齊的功能之類的
大大地提升晶片佈局工程師的工作效率
很建議兩個 tool 都摸看看
簡榮貴老師曾說
身為一個工程師 不要被 tool 綁架
根據負責電路佈局大小不同
子電路佈局就是直接地
依照類比晶片工程師的電路圖
把一顆一顆電晶體或元件擺上且連接
並通過製程規則檢查和電路與佈局比對
系統電路整合則是
把一個一個子電路擺上且連接
並通過製程規則檢查和電路與佈局比對
兩者其實是最小單元的不同而已
只是 系統電路整合 要考量更多
像是一些佈局線路的寬度
或是一些佈局線路的相鄰關係
還有靜電防護的考量
在工作上的複雜度高了許多
這裡順帶一提
根據不同公司 有時還有不同的雜項任務
像是DRC 用的 規則文件編輯與除蟲等
通常會發生在小規模的公司
人少嘛 總是得校長兼撞鐘
對晶片佈局工程師的要求，可分為基本與進階
基本: 要了解 匹配與對稱，要能閱讀製程規則，要看得懂電路元件腳位與連接並能對應到晶片佈局上
有兩個檢驗基本能力要求的方法是
A.給你電路圖，要能照著畫出來。
B.還有給你參考晶片佈局圖，你要能夠在別的製程規則下複製出來。
進階: 此部分是我以類比晶片工程師的角度出發
期盼晶片佈局工程師能達到的
A.要可以略懂電路的作用，適時地判斷大小或是重要性
B.階層化地建立電路，以助於日後修改電路
C.對拉線粗細的敏感度
工時這部分還是要依照個人被分配到多少電路來論定
真的就像營造工人一樣
被分配的子電路多 自然工時長
然後被分配做系統電路整合
工時自然是相當長
一來是複雜度高 二來是中間修修改改機率高
我個人認為工時的部分
大致上是和電晶體數量成正比的
薪資部分比較不清楚 請參考人力銀行即可
但是有耳聞 資深的layout 工程師是值月薪七八萬的
工作公司選擇部分
以上是我的分享 歡迎討論與分享
REF:
1. Tape out: The Chip is ready! IC Layout Internship Program2. 陳伯奇教授 - 類比積體電路佈局3. 簡榮貴老師 - 您知道何謂半導體佈局設計工程師4. 簡氏國際設計有限公司
